2005/05/24

ラインバッファの読出しからNTSCエンコードまでを Au1100のピクセルクロックではなく、別クロック=57.27272MHz(16Fsc)で 行うように変更しました。57.27272MHzのクロックは 「偽X1(仮)」プロジェクト のアイディアを拝借して、DCMを2段接続して 50MHz-(7/5)->70MHz-(9/11)->57.27272MHzと発生されています。 画面の両端が黒いのは横768ドットに対して640ドットで表示している為です。 (垂直方向はオーバースキャン)なので画面が若干縦長です。 ちなみに画面は microwindows のデモプログラムを実行して GV-MVP/RZ2 でキャプチャーしたものです。

ntsc.jpg

LPFを実装していない現状のFPGAの使用状況はこんな感じです。 XC3S50(DWの付録)にも入りそうですね。

Device utilization summary:
---------------------------
Selected Device : 3s200ft256-4 
 Number of Slices:                     198  out of   1920    10%  
 Number of Slice Flip Flops:           128  out of   3840     3%  
 Number of 4 input LUTs:               310  out of   3840     8%  
 Number of bonded IOBs:                122  out of    173    70%  
 Number of BRAMs:                        3  out of     12    25%  
 Number of MULT18X18s:                   3  out of     12    25%  
 Number of GCLKs:                        2  out of      8    25%  
 Number of DCMs:                         2  out of      4    50%  

Timing Summary:
---------------
Speed Grade: -4
   Minimum period: 13.574ns (Maximum Frequency: 73.672MHz)
   Minimum input arrival time before clock: 3.387ns
   Maximum output required time after clock: 2.420ns
   Maximum combinational path delay: No path found

アスペクト比を(オーバースキャンで)1:1にするのとLPFの実装 及びS端子出力が今後の課題です。



添付ファイル: filentsc.jpg 322件 [詳細]

トップ   編集 凍結 差分 バックアップ 添付 複製 名前変更 リロード   新規 一覧 単語検索 最終更新   ヘルプ   最終更新のRSS
Last-modified: 2005-05-24 (火) 19:01:59 (6038d)